Architecture/RISC-V

RISC-V #2 instruction set

명령어 구조 (Instruction Structure)개념설명Major Opcode명령어의 주요 분류 코드Minor Opcode세부 동작 지정 코드Immediates명령어에 포함된 상수값Types명령어 형식 (R, I, S, B, U, J) 하드웨어 구조 (Hardware Structures)구조설명Register File32개의 범용 레지스터CSRsControl and Status Registers (제어/상태 레지스터) RISC-V 명령어 세트 배경 및 명명 규칙개념설명예시ISA명령어의 구현-독립적 동작 명세RISC-V, x86, ARMMicroarchitectureISA의 특정 하드웨어 구현Intel Core, AMD ZenComputer ArchitectureISA와 구현을 연구하는 학문-ABI함..

RISC-V #1 Overview

History of RISC-V: The Free and Open ISARISC-V는 RISC 원칙을 기반으로 하는 개방형 표준 명령어 세트 아키텍처(ISA)를 의미한다. RISC는 Reduced Instruction Set Computer의 약자로, 1980년대 초에 당시의 마이크로프로세서인 Complex Instruction Set Computer(CISC)와는 대조적으로 단순성을 추구하며 제안된 컴퓨터 아키텍처이다.CISC (Complex Instruction Set Computer)1980년대 이전 주류 방식적은 레지스터, 많은 명령어대부분의 명령어가 메모리에 직접 접근 가능상업적 이해관계에 의해 발전RISC (Reduced Instruction Set Computer)1980년대 초 학계에서 제..